CMOS晶體管制造工藝

為了降低功耗要求，CMOS技術(shù)用于實現(xiàn)晶體管。如果我們需要更快的電路，則可以使用 BJT在IC上實現(xiàn)晶體管。制造CMOS晶體管的集成電路可以在三種不同的方法來完成。

N阱/ P阱技術(shù)，其中分別在p型襯底上進行n型擴散或在n型襯底上進行p型擴散。

雙阱技術(shù)，其中NMOS和PMOS晶體管，通過同時擴散在外延生長基極發(fā)展了晶片，而不是基底上。

絕緣體上硅工藝，而不是使用硅作為襯底，而是使用絕緣體材料來提高速度和閂鎖敏感性。

N阱/ P阱技術(shù)

可以通過在同一硅晶片上集成NMOS和PMOS晶體管來獲得CMOS 。在N型阱技術(shù)中，n型阱擴散在p型襯底上，而在P型阱中則相反。

CMOS制作步驟

在CMOS制造工藝 流是使用20基本的制造步驟進行，同時使用N-阱/ P阱技術(shù)制造。

用N阱制作CMOS

步驟1：首先，我們選擇基板作為制造基礎(chǔ)。對于N阱，選擇P型硅襯底。

步驟2 –氧化：使用SiO2作為阻擋層可實現(xiàn)n型雜質(zhì)的選擇性擴散，該阻擋層可保護晶片的某些部分免受襯底污染。通過在大約1000 0 c 的氧化室內(nèi)將基板暴露于優(yōu)質(zhì)氧氣和氫氣的氧化工藝來布置SiO 2

步驟3 –光致抗蝕劑的生長：在此階段，可以進行選擇性蝕刻，然后對SiO2層進行光刻處理。在該過程中，晶片上涂有均勻的感光乳劑膜。

步驟4 –掩模：此步驟是光刻工藝的繼續(xù)。在此步驟中，使用模版制作所需的開放性圖案。該模板用作光致抗蝕劑上的掩模。現(xiàn)在使基材暴露于紫外線下，存在于掩模暴露區(qū)域下的光致抗蝕劑發(fā)生聚合。

步驟5 –去除未曝光的光致抗蝕劑：去除掩模，并使用三氯乙烯等化學物質(zhì)顯影晶圓，以溶解未曝光的光致抗蝕劑區(qū)域。

步驟6 –蝕刻：將晶片浸入氫氟酸蝕刻溶液中，該溶液從要擴散摻雜劑的區(qū)域去除氧化物。

步驟7 –去除整個光刻膠層：在蝕刻過程中，SiO2受光刻膠層保護的部分不受影響。現(xiàn)在用化學??溶劑（熱的H2SO4）剝離光刻膠掩模。

步驟8 – N阱的形成： n型雜質(zhì)通過暴露區(qū)域擴散到p型襯底中，從而形成N阱。

步驟9 –去除SiO2：現(xiàn)在使用氫氟酸去除SiO2層。

步驟10 –沉積多晶硅：CMOS晶體管的柵極未對準會導致多余的電容，從而損壞電路。因此，為了防止這種“自對準柵極工藝”，在使用離子注入形成源極和漏極之前先形成柵極區(qū)域的情況下，最好采用這種方法。

多晶硅用于形成柵極，是因為當晶片經(jīng)受用于形成源極和漏極的退火方法時，多晶硅可以承受大于8000 0 c的高溫。通過使用化學沉積工藝在柵極氧化物的薄層上沉積多晶硅。多晶硅層下方的薄柵極氧化物可防止在柵極區(qū)域下方進一步摻雜。

步驟11 –形成柵極區(qū)域：除了為NMOS和PMOS晶體管形成柵極所需的兩個區(qū)域之外，還去除了多晶硅的其余部分。

步驟12 –氧化工藝：在晶片上方沉積一層氧化層，作為進一步擴散和金屬化工藝的屏蔽層。

步驟13 –掩膜和擴散：為了通過掩膜工藝形成用于擴散n型雜質(zhì)的區(qū)域，需要制作一些小間隙。

利用擴散工藝，開發(fā)了三個n +區(qū)域用于NMOS端子的形成。

步驟14 –去除氧化物：去除氧化物層。

步驟15 – P型擴散：類似于用于形成PMOS端子的n型擴散。

步驟16 –厚場氧化物的鋪設(shè)：在形成金屬端子之前，應先鋪設(shè)厚場氧化物以形成用于不需要端子的晶圓區(qū)域的保護層。

步驟17 –金屬化：此步驟用于形成可以提供互連的金屬端子。鋁散布在整個晶片上。

步驟18 –去除多余的金屬：從晶圓上去除多余的金屬。

步驟19 –端子的形成：在去除多余金屬端子后形成的間隙中，形成互連用的端子。

步驟20 –分配端子名稱：將名稱分配給NMOS和PMOS晶體管的端子。

使用P阱技術(shù)制作CMOS 

p阱工藝與N阱工藝相似，不同之處在于，這里使用n型襯底并且進行p型擴散。通常為了簡單起見，優(yōu)選N阱工藝。

CMOS雙管制造

使用雙管工藝可以控制P型和N型器件的增益。使用雙管法制造CMOS的 各個步驟如下：

• 取輕摻雜的n或p型襯底，并使用外延層。外延層可保護芯片中的閂鎖問題。

• 生長具有測量的厚度和確切的摻雜劑濃度的高純度硅層。

• P和N井管的形成。

• 薄氧化物結(jié)構(gòu)，可防止擴散過程中的污染。

• 源極和漏極使用離子注入方法形成。

• 進行切割以制造用于金屬觸點的部分。

• 進行金屬化以繪制金屬觸點

CMOS IC布局

給出了CMOS制造和布局的俯視圖 。在這里可以清楚地看到各種金屬接觸和N阱擴散。因此，這全部與CMOS制造技術(shù)有關(guān)。讓我們考慮一個1平方英寸的晶圓，該晶圓分為400個芯片，表面積為50 mil x 50 mils。制造晶體管需要50 mil2的面積。因此，每個IC包含2個晶體管，因此在每個晶片上構(gòu)建2 x 400 = 800個晶體管。如果每批處理10個晶圓，則可以同時制造8000個晶體管。您在IC上還觀察到哪些組件？
烜芯微專業(yè)制造二極管，三極管,MOS管，橋堆20年，工廠直銷省20%，1500家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以點擊右邊的工程師,或者點擊銷售經(jīng)理給您精準的報價以及產(chǎn)品介紹